

黄燕祥

计划于 2017 年秋开始工作 · 数字信号处理算法 · ASIC/FPGA/DSP 实现

's-hertogenlaan 10, 3000 鲁汶, 比利时

☎ (+32) 49-8546-207 | ✉ yanxiang.huang@outlook.com | ✉ yanxiang.huang@imec.be | 🌐 www.homeyx.eu/me | 📄 yanxiang

教育信息

鲁汶大学 (KU Leuven)

鲁汶, 比利时

博士, 电子信息工程

2013.11 - 2017.07

- 由 imec 博士奖学金全额赞助。
- 在 imec 智能系统组工作。
- (待完成) 博士论文: 优化数字系统及电路的可靠性和能耗优化——从系统到算法及电路 (由Wim Dehaene 教授和Liesbet Van der Perre 教授指导)。

埃因霍温科技大学 (TU/e)

埃因霍温, 荷兰

硕士, 电子信息工程

2011.09 - 2013.09

- 成绩: 8.5/10.0 (前 15%)
- 由 TU/e 天才学生奖学金 (Talent Student Scholarship) 全额赞助。
- 学习研究方向: 嵌入式系统, 信号处理, 数字 IC, 计算机体系结构。
- 硕士论文: 高速低功耗 DSP——使用进位保存加法单元 (由José Pineda de Gyvez 教授指导)。

浙江大学

杭州, 中国

本科, 电子信息工程

2007.06 - 2011.09

- 成绩: 3.68/4.0 (前 20%)
- 保送进入大学, 物理竞赛一等奖 (前 1%)。

工作经历

imec

鲁汶, 比利时

博士研究生

2013.11 - 2017.09

- 可靠且低功耗数字处理系统和电路的研究, 以及在物联网、数字计算加速单元、以及无线通信中的应用。
- 研究从系统, 到体系结构, 到电路的跨层优化。
- 负责 1 次, 并且共同设计 2 次, 28 纳米留片, 应用包括 CORDIC 数字计算加速器, 7 Gbps 无线通信数字前端, 以及 30 Gbps LDPC 解码器。

恩智浦半导体 (NXP semiconductors)

埃因霍温, 荷兰

数字电路设计师 (硕士毕业设计)

2012.05 - 2013.06

- 研究数字信号处理中的高速数字电路 (硕士毕业设计成绩 8.5/10)。
- 设计数字运算单元, 运用于车载多制式数字无线电接收器, 以及分频器

动作和语境感知实验室 (iCareNet), TU/e

埃因霍温, 荷兰

研究助理

2011.11 - 2012.05

- 设计算法和应用 (智能手套: 用智能手机监视健身运动), 运用无线传感器和手机, 指导健身运动动作。
- 开发安卓手机应用, 用于实时监控数据。

英飞特电子

杭州, 中国

电路设计师 (本科毕业设计)

2011.02 - 2011.04

- 提出了一种抵消共模电流噪声的办法, 应用于 LED 驱动器中 Fly-back 直流-直流转换器 (评分 86/100)。

中国电信

江西, 中国

服务器工程师 (暑期实习)

2011.07 - 2009.08

- 维护和更新通信路由器以及处理器, 服务于城市电话及宽带网络服务器中心。

项目

深度学习的信号处理优化

鲁汶, 比利时

IMEC

2015.09 - 2016.12

- 指导硕士毕业设计, 开发基于雷达和图像的行人识别模块。使用 Nvidia TX1 SoC 训练网络, 使用 Xilinx Zynq 7000 FPGA 作为终端实现。
- 使用 PCA 作为对照基准, 使用 Caffe (Python 和 C++) 训练深度神经网络。实施低精度计算 (定点化), 用于降低终端功耗。

自动寻找数字电路中的关键元件

鲁汶, 比利时

IMEC 2015.09 - 2016.12

- 提出一种全新的算法, 用于自动找出数字电路中的关键元件。
- 为所有寄存器对电路最终结果的影响建模。循环图遍历, 求解多元稀疏方程。
- 在大型实际电路中 (FFT、LDPC、ISCAS'89、ITC'99) 验证算法的计算效率及准确性 (使用 Python、Verilog 编译器、和 json)。

60GHz polar 信号发射器的数字前端

鲁汶, 比利时

IMEC 2015.03 - 2016.07

- 设计世界首款用于 60GHz 的超宽带宽 polar 信号发射器的数字前端 (工作在 3.52 GHz)。
- 在 28 纳米流片, 并用 FPGA 对实物芯片进行 QAM-16 的测试。

通用处理器中的低功耗元件

鲁汶, 比利时

IMEC 2015.01 - 2015.06

- 提出一种全新且具有普适价值的高粒度硬件选取机制, 利用降低字长计算单元的机会, 从而降低通用处理器中乘法单元的功耗。
- 在实际任务中验证 (通信、矩阵运算、感知), 使用 OpenRisc 微处理器仿真平台 (用 C++ 和 Verilog)。展现出对于普遍应用 (Cormark) 11% 能效提升。

LDPC 解码器

鲁汶, 比利时

IMEC 2014.03 - 2017.05

- 设计高吞吐量 (高达 30 Gbps) LDPC 解码器, 兼容 IEEE 802.11ad 标准。
- 共同设计世界级 ASIP 802.11ad LDPC 解码器 28 纳米流片。用 FPGA 测试芯片在通信应用中的表现及电路体质差异。
- 提出一种新的计算内核 (近似 min-sum), 降低计算内核面积 20%。验证提出的算法于: i) Matlab, ii) 比特级精确 C++ model, iii) Verilog 门表级仿真。
- 设计并实现一款新 ASIC LDPC 解码器芯片 (直到 P&R), 提高单位面积吞吐量 4.5 倍, 每比特能耗 2 倍 (通过数据流存储优化, 帧级流水线, 以及粗细粒度时钟门控)。

容错数字信号处理

鲁汶, 比利时

IMEC 2013.11 - 2016.01

- 提出一种新的降低能耗并提高可靠性的机制, 用于吸收芯片降电压运行时由于电路体质差异造成的错误。
- 实现时序错误检测以及纠正元件 (在 RTL 级别)。通过 library characterization 以及物理仿真验证。
- 28 纳米流片验证, 应用于一颗 CORDIC 加速器芯片。

DSP 中的高速数字信号电路

埃因霍温, 荷兰

NXP SEMICONDUCTORS 2012.05 - 2013.06

- 为高速信号处理, 研究微架构方案 (在 RTL 级别)。
- 设计优于 EDA 工具的算术单元 (加法器, 累计加法器, 乘加器)。权衡时延-面积-功耗, 为工业 DSP 模块优化 ASIC, 例如: 车载多制式数字无线电接收器, 以及分频器 (使用 RC, DC, Encounter, 和 Primitime)。开发 Matlab 到 VHDL 自动代码生成器。

智能训练手套

埃因霍温, 荷兰

动作和语境感知实验室, 埃因霍温科技大学 Dec. 2011 - May 2012

- 开发一种算法和应用, 使用无线传感器和手机, 捕捉并且指导健身动作。
- 通过无线传感器捕捉三维加速度信息。通过 ANT 无线链接获取数据。
- 通过电脑 (Matlab) 分析数据并训练模型。开发安卓手机应用 (java 和 html), 用于实时运动计数, 以及不规范动作纠正。

发表文章

期刊杂志

- [1] Chunshu Li, Yanxiang Huang, Khaled Khalaf, Andre Bourdoux, Marian Verhelst, Liesbet Van der Perre, and Sofie Pollin. Energy-efficient Digital Front-end Processor for 60 GHz polar transmitter. *Journal of Signal Processing Systems*, 1939(8115):1-13, 2016. doi: 10.1007/s11265-016-1213-7.
- [2] Yanxiang Huang, Chunshu Li, Li Meng, Liesbet Van der Perre, and Wim Dehaene. Fine-grained hardware switching scheme for power reduction in multiplication. *Electronics Letters*, 52(16):1374-1375, August 2016. issn: 0013-5194. doi: 10.1049/el.2015.3828.
- [3] Yanxiang Huang, Meng Li, Chunshu Li, Peter Debacker, and Liesbet Van der Perre. Computation-skip Error Mitigation Scheme for Power Supply Voltage Scaling in Recursive Applications. *Journal of Signal Processing Systems*, 84(3):413-424, September 2016. issn: 1939-8018. doi: 10.1007/s11265-015-1096-z.
- [4] Meng Li, Youngjoo Lee, Yanxiang Huang, and Liesbet Van der Perre. Area and energy efficient 802.11ad LDPC decoding processor. *Electronics Letters*, 51(4):339-341, February 2015. issn: 0013-5194. doi: 10.1049/el.2014.4263.
- [5] Yanxiang Huang, Ajay Kapoor, Robert Rutten, and Jose Pineda de Gyvez. A 13bits 4.096GHz 45nm CMOS digital decimation filter chain with Carry-Save format numbers. *Microprocessors and Microsystems*, 39(8):869-878, November 2015. issn: 01419331. doi: 10.1016/j.micpro.2014.11.003.

专利

- [6] Yanxiang Huang, Chunshu Li, and Meng Li. Error Resilient Digital Signal Processing Device, 2016.
- [7] Chunshu Li, Andre Bourdoux, and Yanxiang Huang. A digital frontend system for a radio transmitter and a method thereof, 2015.

会议

- [8] Yanxiang Huang, Claude Desset, Andre Bourdoux, Wim Dehaene, and Liesbet Van der Perre. Massive mimo processing at the semiconductor edge: exploiting the system and circuit margins for power savings. In *IEEE International Conference on Acoustics, Speech and Signal Processing*, New Orleans, US, 2017.
- [9] Yanxiang Huang, Chunshu Li, Khaled Khalaf, Andre Bourdoux, Qixian Shi, Piet Wambacq, Sofie Pollin, Wim Dehaene, and Liesbet Van der Perre. A 28 nm CMOS 7.04 Gbps Polar Digital Front-End Processor for 60 GHz Transmitter. In *2016 IEEE Asian Solid-State Circuits Conference (A-SSCC)*, 2016.
- [10] Yanxiang Huang, Meng Li, Chunshu Li, and Liesbet Van der Perre. Partial Computation-skip Scheme for Power Supply Voltage Scaling. In *1st Workshop On Approximate Computing, HiPEAC (WAPCO)*, Amsterdam, 2015.
- [11] Chunshu Li, Andre Bourdoux, Marian Verhelst, Yanxiang Huang, Min Li, Liesbet Van Der Perre, and Sofie Pollin. <30 mW rectangular-to-polar conversion processor in 802.11ad polar transmitter. In *2015 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP)*, pages 1022–1026. IEEE, April 2015. ISBN: 978-1-4673-6997-8. DOI: 10.1109/ICASSP.2015.7178124.
- [12] Meng Li, Jan-Willem Weijers, Veerle Derudder, Ilse Vos, Maxim Rykunov, Steven Dupont, Peter Debacker, Andy Dewilde, Yanxiang Huang, Liesbet Van der Perre, and Wim Van Thillo. An energy efficient 18Gbps LDPC decoding processor for 802.11ad in 28nm CMOS. In *2015 IEEE Asian Solid-State Circuits Conference (A-SSCC)*, pages 1–5. IEEE, November 2015. ISBN: 978-1-4673-7191-9. DOI: 10.1109/ASSCC.2015.7387473.
- [13] Antonio Callejon, Meng Li, Yanxiang Huang, Sofie Pollin, and Liesbet Van der Perre. Gbps Throughput Architecture for Turbo Decoder. In *Information Theory in the Benelux and The 4th Joint WIC/IEEE Symposium on Information Theory and Signal Processing in the Benelux*, page 178, 2014.
- [14] Yanxiang Huang, Meng Li, Chunshu Li, Peter Debacker, and Liesbet Van der Perre. Computation-skip error resilient scheme for recursive CORDIC. In *2014 IEEE Workshop on Signal Processing Systems (SiPS)*, pages 1–6. IEEE, October 2014. ISBN: 978-1-4799-6588-5. DOI: 10.1109/SiPS.2014.6986061.
- [15] Yanxiang Huang, Ajay Kapoor, Robert Rutten, and Jose Pineda de Gyvez. A 13 bits 4.096 GHz 45 nm CMOS digital decimation filter chain using Carry-Save format numbers. In *31th Norchip Conference*, pages 1–4. IEEE, November 2013. ISBN: 978-1-4799-1647-4. DOI: 10.1109/NORCHIP.2013.6702042.
- [16] Yanxiang Huang, Chunshu Li, Meng Li, Francky Catthoor, Liesbet Van der Perre, and Wim Dehaene. An algorithm to identify cornerstones of digital circuits. In *ACM/IEEE Design Automation Conference (DAC), Work-In-Progress*, 2016.

论文

- [17] Yanxiang Huang. *Carry-Save Arithmetic for High-Performance DSP*. Master of Science Thesis, Eindhoven University of Technology, 2013, pages 1–12.

技能

编程 Matlab, C/C++, Python, VHDL/verilog, Java, Bash/Tcl/Pearl, SystemC, 汇编
处理平台 Windows, Unix, OSX, openRISC
其他 FPGA, DSP, MCU, iOS & 安卓开发

教学活动

共同指导毕业设计

- | | | |
|------|--|-----------|
| 2017 | 硕士毕业设计: Habib Khalid , 深度学习的信号处理优化 | 鲁汶大学, 比利时 |
| 2016 | 硕士毕业设计: Micaela Bortas & Sara Gunnarsson , Massive MIMO | 鲁汶大学, 比利时 |
| 2015 | 硕士毕业设计: 徐志杰, 高速 DSP | imec, 比利时 |
| 2014 | 硕士毕业设计: 盖玉柱, 车载毫米波雷达 FPGA 信号处理 | imec, 比利时 |
| 2014 | 硕士毕业设计: Antonio Callejón , 高速 Turbo 纠错码解码器 | imec, 比利时 |

课程助教

- | | | |
|--------|--|-----------|
| 2015,6 | 项目开发: 嵌入式系统和多媒体 (H09M0A), 指导 DSP 实验课程, 实现及优化 RSA 加密解密和音频信号编码及解码 | 鲁汶大学, 比利时 |
| 2014,6 | 高级嵌入式应用的计算机体系结构及算法 (H09M0A), 帮助制作讲义, 及教授习题课 | 鲁汶大学, 比利时 |

兴趣爱好

专业 算法开发, 数字硬件, 低功耗集成电路, 高速信号处理, 计算机体系结构
业余 FPGA/DSP 编程, 智能手机程序开发, 足球

推荐人

Wim Dehaene 博士导师, 鲁汶大学教授; wim.dehaene@east.kuleuven.be
Liesbet Van der Perre 博士导师, 鲁汶大学教授; liesbet.vanderperre@east.kuleuven.be
Francky Catthoor 博士顾问, imec fellow; francky.catthoor@imec.be
José Pineda de Gyvez 硕士导师, 埃因霍温科技大学教授, NXP fellow, IEEE Fellow; jose.pineda.de.gyvez@nxp.com
李春澍 前同事, Marvell 高级工程师; chunshu_li@hotmail.com